首页科技快讯光刻技术“神坛”崩了，巨头纷纷退货，“平替”杀来了！

光刻技术“神坛”崩了，巨头纷纷退货，“平替”杀来了！

来源：晰数塔互联网快讯时间：2025年06月27日 18:07

以前聊芯片制造，谁不提光刻机就得被当成外行——ASML的EUV光刻机，那可是比春运火车票还难抢的硬通货，一台卖3亿多欧元，台积电、三星抢破头，咱们想买还得看人家脸色。但最近半导体圈炸了个大新闻：英特尔高管当众放话“光刻将不再那么重要”，台积电说High-NA EUV至少5年不用，三星把DRAM生产计划推迟到2030年。花天价买回来的顶级光刻机，居然开始“吃灰”？这哪是技术迭代，分明是半导体圈的“真香定律”失灵了！

一、High-NA EUV：从“天价顶配”到“仓库积灰”

要聊清楚这事儿，得先说说High-NA EUV是个啥。简单说，它就是ASML推出的“光刻机Pro Max Ultra版”——普通EUV用的是0.3数值孔径（NA），能刻13.5nm的线；High-NA EUV把NA提到0.55，理论上能刻8nm，号称“为1nm以下制程而生”。2023年那会儿，这玩意儿火得一塌糊涂：英特尔2018年就下单，2023年底催着ASML交货；台积电、三星紧随其后，生怕晚一步就落后对手一代工艺。ASML自己也吹：“High-NA EUV将定义半导体的下一个十年！”

结果呢？2025年刚过一半，巨头们集体“变脸”。

英特尔最搞笑，嘴上说“首批High-NA EUV已投入生产”，但明眼人一看就懂：用它生产的是18A（1.8nm）工艺，而且只计划在14A（1.4nm）全面铺开——问题是14A的量产时间？英特尔自己都不敢说。这就好比买了辆兰博基尼，天天只开去菜市场买菜，还美其名曰“磨合发动机”。

台积电更直接，高管张晓强公开打脸：“High-NA EUV？A16（1.6nm）、A14（1.4nm）都不用，最早也得到A10制程（大概2030年后）才考虑。”为啥？“太贵了！”一台3.78亿美元，比普通EUV贵了快一倍，而且台积电的工程师发现：用现有EUV+多重曝光，照样能搞定1.4nm。就像买手机，销售说“顶配版拍照好”，结果你发现标准版用算法优化后，效果差不离，还便宜一半——换你你买顶配？

三星更绝，不仅逻辑芯片要等到2027年1.4nm才用，连DRAM存储芯片都把High-NA EUV计划推迟了。理由很实在：“DRAM要从6F²架构升级到4F²，最后到3D DRAM。4F²可能需要EUV，但3D DRAM是垂直堆叠，根本不用光刻！”等于说三星花大价钱买了个“过渡产品”，用不了几年就被新技术淘汰——这钱花得，比买理财亏了还心疼。

合着ASML吹了半天的“下一代核心设备”，成了巨头们“买了但不用”的摆设？倒也不是完全不用，只是从“必须抢”变成了“可选项”。为啥？因为芯片制造的逻辑，悄悄变了。

二、刻蚀机逆袭：从“配角”到“总工程师”

以前造芯片，光刻是“主角中的主角”——用光刻胶当“底片”，光刻机用激光把电路图案印上去，再刻蚀掉多余的部分。那会儿拼的是“谁能把线刻得更细”，光刻精度就是王道，所以ASML才能垄断市场。但现在到了3nm以下制程，情况变了：晶体管从平面的FinFET，变成了立体的GAAFET（全环绕栅极），未来还要搞CFET（互补场效应晶体管）——简单说，以前是在“一张纸上画电路图”，现在是在“积木上雕镂空花纹”。

这时候，刻蚀技术突然成了“关键先生”。

举个例子：5nm FinFET工艺，刻蚀步骤超过150次，占整个制造流程的50%以上；到了GAAFET，晶体管是“纳米线”或“纳米片”结构，得从硅片里刻出一根根细如发丝的“柱子”，再把周围多余的材料精确去掉——这活儿，光刻只能定个大概位置，真正的“细活儿”全靠刻蚀机。就像盖房子，光刻是画图纸的，刻蚀是拿着刻刀雕梁画栋的老师傅，以前画图纸最重要，现在雕花纹的手艺更值钱。

英特尔那位高管说得明白：“以后不拼‘把特征尺寸做小’，而是拼‘怎么在三维空间里塞更多晶体管’。”以前是“郊区平铺”，房子越盖越密，得靠光刻把路修窄；现在是“盖摩天大楼”，向上堆叠，光刻只要确定楼层位置，刻蚀负责在每层楼雕出房间格局。这时候，光刻的“精度竞赛”就没那么重要了，反倒是刻蚀的“空间利用能力”成了核心。

所以你看，刻蚀机厂商Lam Research、东京电子最近股价涨疯了，订单排到2026年；而ASML的EUV出货量，2024年才44台，比预期少了10台。不是光刻技术不行了，是游戏规则变了——从“二维压缩”到“三维堆叠”，刻蚀机终于熬出了头。

三、ASML的“霸权焦虑”：EUV还能撑多久？

虽然光刻不再是“唯一神”，但ASML的EUV霸权短期内还倒不了。2024年财报显示，ASML全年卖了418台光刻机，中国大陆贡献了36.1%的收入（约797亿人民币），韩国、美国、中国台湾加起来才64%。为啥？因为咱们还在攻坚28nm、14nm成熟制程，DUV光刻机（深紫外）需求爆棚，ASML自己都说“DUV产能跟不上中国订单”。

但长期看，ASML的日子不好过。

首先是High-NA EUV卖不动。巨头们推迟使用，直接导致ASML的“下一代摇钱树”成了“远期支票”。更麻烦的是，ASML自己的路线图显示：现有0.3NA EUV最多支持到2027年的1.4nm，再往下就得靠多重曝光——等于说，ASML自己也承认，EUV的“精度天花板”快到了。

然后是新兴技术“围剿”。美国在搞EUV-FEL光源，用电子加速器产生激光，功率是现有EUV的10倍，还能绕过ASML的专利；挪威初创公司Lace Litho搞“原子光刻”，不用光，直接用原子“画”图案，号称分辨率比EUV高15年；咱们的纳米压印光刻，在存储芯片领域已经能用，成本只有EUV的1/3。这些技术现在可能还不成熟，但就像当年EUV刚出来时一样，谁也不敢说5年后会不会颠覆行业。

最扎心的是中国市场。以前ASML卡咱们脖子，不卖EUV；现在咱们成熟制程玩明白了，DUV订单让ASML赚得盆满钵满，但高端制程咱们在搞“全链条自主”——刻蚀机、沉积设备、光源都在突破。等到咱们自己的28nm、14nm产能上来，DUV的需求也会降；再往后，万一新兴光刻技术咱们先搞出来了呢？ASML怕是要从“垄断巨头”变成“技术供应商”，这落差可不是一般大。

四、光刻“祛魅”：半导体行业的新逻辑

说到底，光刻机从“神坛”走下来，不是技术退步，而是行业发展的必然。摩尔定律走到今天，“按比例缩小”越来越难——3nm的晶体管，栅极厚度只有几个原子，再小就会漏电；光刻精度每提升1nm，成本可能翻一倍。巨头们不傻，与其在“精度死胡同”里卷，不如换条路走：三维堆叠、Chiplet（芯粒）、新材料……这些都能提升芯片性能，还不用死磕光刻机。

就像手机行业，以前拼“谁的摄像头像素高”，现在拼“计算摄影”“折叠屏”；芯片行业也一样，以前拼“谁的制程更先进”，现在拼“谁的架构更巧”“谁的成本更低”。光刻技术还是重要，但不再是“唯一解”。